MOS FIELD EFFECT TRANSISTOR

Patent Number:

JP61160975

Publication date:

1986-07-21

Inventor(s):

ODANAKA SHINJI; others: 02

Applicant(s)::

MATSUSHITA ELECTRIC IND CO LTD

Requested Patent:

JP61160975

Application Number: JP19850001065 19850108

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

JP4082064B

Abstract

PURPOSE:To keep low the coefficient of sub-threshold current, and to reduce VT variations due to drain voltage, by a method wherein a high concentration impurity layer which inhibits the elongation of the drain voltage potential is formed immediately under a channel region at the sides of source-drain regions. CONSTITUTION: After an N-well 7 is formed by a normal process, a P-type channel region 5 is formed by ion implantation through the oxide film; then, a 100Angstrom gate oxide film 3 and a gate electrode 2 are formed. Next, N<+> layers 6 are formed immediately under the P-type channel region 5 by implanting e.g. phosphorus at 130kev and at a dosage of 1.0X10<12>/cm<2>. After deposition of SiO2, an SiO2 side wall 4 is formed by etching removal; thereafter, source-drain region 1 are formed. Then, a MOSFET is completed. Since the MOSFET thus obtained has a high concentration impurity layer 6 of reverse conductivity type to that of the channel region 5 formed immediately under the region 5 at the sides of the source-drain regions 1, the coefficient of sub-threshold current is small, and VT variations due to drain voltage can be inhibited.

Data supplied from the esp@cenet database - 12

⑩日本国特許庁(JP)

⑪ 特許出願公開

⑫公開特許公報(A)

昭61 - 160975

@Int Cl 4

識別記号

庁内整理番号

砂公開 昭和61年(1986)7月21日

H 01 L 29/78

8422-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

MOS型電界効果トランジスタ

②特 夏 昭60-1065

❷出 額 昭60(1985)1月8日

勿発 明 者

小 田 中 本

福

紳二

門真市大字門真1006番地 松下電器產業株式会社内 門真市大字門真1006番地

松下電器產業株式会社内

明 ⑫発 明 者

の発

大 曽 根

正 紀 隆志

門真市大字門真1006番地 松下電器產業株式会社内

创出 願 人

松下電器産業株式会社

門真市大字門真1006番地

砂代 理 人

弁理士 中尾 敏 男 外1名

1、発明の名称

M O S 型電界効果トランジスタ

2、特許請求の範囲

一方の導電型の半導体基板と、この基板上に選 択的に形成された絶縁膜と、この絶縁膜の直下に 形成された前記基板と反対の導電型のチャネル領 域と、前記チャネル領域の個部に選択的に形成さ れた前記基板と反対の導電型のソース,ドレイン 領域を備え、前記チャネル領域の直下の一部でか つ前記ソース,ドレイン領域の側部に、前記一方 の導電型の高濃度不純物層を設けたことを特徴と するM O S型電界効果トランジスタ。

3、発明の詳細な説明

産業上の利用分野

本発明は、埋込みチャネルMOS型電界効果ト ランジスタをサブミクロン域にまで微細化をすす める際に劣化するサブスレッショルド域電気特性 を改善できるサブミクロン埋込みチャネル形の M O S型電界効果トランジスタ(M O S F R T)

に関するものである。

従来の技術

超集積回路装置いわゆるVLSIにおいて、 CMOS技術の重要性が増すにつれ、pーチャネ ルMOSFRTの飯細化が急速に進んでいる。し かし、オーポリSェゲートを使用するとき、p-チャネルMOSFRTのチャネル領域はソース ドレイン領域と同じ導電型にたる、いわゆる埋込 みチャネル¥0SFETにたる。埋込みチャネル MOSFETは、チャネル領域がソース,ドレイ ン領域と反対の導電型になるいわゆる表面チャネ ルMOSFRTに比較して、ドレイン近傍の電界 強度が低く、ホットエレクトロン効果に対して強 いデバイス構造を有しており、また、移動度の劣 化も少なく高速のHOSFETが得られる。との ことは、仕事関数をコントロールすることによっ てユーチャネルHOSFETに対しても同様の効 果が期待できる。

しかし、埋込みHOSFRTはサブミクロン域 への微細化に際して、ドレイン電圧のSiOz-Si

狩開昭61-160975 (2)

界面のポテンシャルφ。への影響が大きく、サブス レッショルド域のリーク電流の増大、スレッショ ルド電圧 Vr のドレイン電圧依存性を強くする。 これに対処するように、例えば、IRRR Transactions Electron Devices ED - 31 pp. 964~968 化KII M. CHAM等化開 示のように、第で図のような構造になっていた。 すなわち、図にむいて、11はソース,ドレイン 領域、12はゲート電極、13はゲート酸化膜、 14は側壁酸化膜、15はp型チャネル領域、 18は 🕆 厝、17はュウェルである。 この 構造 ではソース,ドレイン接合深さを残くするととも に、チャネル接合深さを送くするために、BF2に よるチャネルドーピングとともに 💵 をイオン 注 入して、チャネル接合架さを残く形成するととも に n⁺ 層 1 8 をチャネル領域 1 5 の直下に形成し ていた。

発明が解決しようとする問題点

しかし、このような構造ではサプスレッショル ド電流保数を低くおさえることができるが、ドレ

すなわち、チャネル領域直下の一部でソース・ドレイン領域側部に前記チャネルドーブの領域と前記シース・ドレイン領域の中間の深さ位置でつった。 ク優度値をもつチャネル領域と反対導電型の不成対 導電型の不純物層を形成し、チャネル接合深の対 導電型の不純物層を形成し、チャネル接合深の増 大を少なくし、かつ、ドレイン電圧のボテン・ ルの伸びを抑制するものである。この結果、従来 のようにドレイン電圧の変動による Vr 変動がみ られない埋込みチャネルMOSPBTを得られる ものである。

実施例

以下、本発明の一実施例を第1図~第7図にもとづいて説明する。第1図において、1はp型ソース,ドレイン領域、2はゲート電極、3はゲート酸化膜、4は側壁酸化膜、5はソース,ドレイン領域と同導電型のp型チャネル領域であり、チャネル領域と反対導電型のn型高濃度不純物層 6 が形成されている。また、7はn-ウェルである。

イン電圧によるサブスレッショルド電圧 ₹r 変動 を低くおさえることができない。

これは、第6図の曲線で示すようにサプスレッショルド電圧 Vr を一定にして、茂いチャネル接合を得ようとすれば、チャネルドーピングのドーメ量を増大させて、表面漫変値を高くせればならず、ドレイン電圧の影響をおさえることができな、いためである。

そこで、本発明はサプスレッショルド電流係数を低く抑えるとともに、ドレイン電圧によるポテンシャルの伸びを抑制して、ドレイン電圧による Vr 変動を小さくするものである。

問題点を解決するための手段

作用

この技術的手段による作用は次のようになる。

第2図~第4図は、第1図に示された O.5 μm のゲート長をもつり型埋込みチャネルMOSFET の製造工程を説明するものである。第2図に示す **どとく、通常工程にしたがってローウェルアを形** 成した後、スレッショルド電圧 Vr 制御用の BF2 を40 kev 、ドーズ量 3.2×10 /cdで200 人 の酸化膜を通してイオン注入して、p型チャネル 領域 5 を形成し、1 0 0 人のゲート酸化膜 3 とゲ - ト電極2を選択的に形成する。次に第3図のよ うに、燐を130 kev、ドーズ量 1 0×10²/cd で注入し、p型チャネル領域5の直下に 🕂 層 6 を形成する。次に第4図のごとく化学蒸着法いわ ゆるC▼D法でSiOz を堆積した後、エッチング 除去を行たって SiOz 側壁 4 を 形成した後、自己 整合的にソース,ドレイン領域1をBF2を4Okev、 ドーズ量3×10¹⁵/㎡で注入して形成する。この 後、図示していないが周知の方法でMOSFET を完成させる。

このようにして得られたWOSFBTは第5図の曲線ので示すようにチャネル接合梁さを送くし

特開昭61-160975 (3)

ても従来のように(曲線9)チャネル領域の不純物表面濃度が増大することはない。また第8図に曲線1〇,11で示すのは、本実施例の MOSFRT(ゲート長〇.5 μm)ドレイン電圧 Vp が - 3 V のときのドレイン電流 Ip 値をゲート 電圧 Vg を変化させて 測定 したものであるが、同じ条件で測定した従来のM O S F B T (ゲート長〇.5 μm)の測定曲線1〇A,11Aと比較してわかるように、本実施例のM O S F B T はドレイン電圧の変動による Vr 変動が経滅される。

発明の効果

以上説明したように本発明は埋込みチャネル形のMOS型電界効果トランジスタであって、チャネル領域の直下の一部でソース、ドレイン領域の側部にチャネル領域と反対導電型の高濃度不純物層を形成しているため、サブスレッショルド電流係数が小さく、ドレイン電圧による VI 変動を おさえることができる。


4、図面の簡単な説明

第1図は本発明の一実施例における埋込みチャ ネル形のMOS型電界効果トランジスタの断面図、 第2図〜第4図は同トランジスタの製造プロセス を説明する断面図、第5図は同トランジスタのチャネル接合深さと不純物分布の関係を従来のもの と比較して示す特性図、第6図は本実施例のMOS 型電界効果トランジスタのID - Vg 特性を従来の ものの特性と比較して示す特性図、第7図は従来 のMOS型電界効果トランジスタの断面図である。 1……ソース,ドレイン領域、2……ゲート電 個、3……ゲート酸化膜、4……個整酸化膜、5


極、3……ゲート酸化膜、4……側壁酸化膜、5 ……p型チャネル領域、8……n型高濃度不純物 層、7……n-ウェル。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


第 ! 図




2---ナー電径 3---ゲート酸化膜 4---側壁酸化膜 5--P里ケャンれル領域 6---n豆高濃度干鈍物質 7-- パウエル



第 5 図



3 6 13



第 7 図

